财富天下致富网 - 最新的投资项目信息平台
您的位置:主页 > 创业资讯 > 行业动态 >

解析IC制程微缩的五大可能途径

发布时间:2018-08-12 15:37热度()我要投稿
分享到:
导读:IC制程微缩仍是一大挑战,业界通常是利用微影技术(lithography)的进展来向前推进,而在日前举行的一场会议上,芯片

  IC制程微缩仍是一大挑战,业界通常是利用微影技术(lithography)的进展来向前推进,而在日前举行的一场会议上,芯片制造联盟Sematech举出了其它几个可望延续摩尔定律(Moore's Law)的可能途径。

  一是零低介电常数接口(Zero low-k interface)。在目前英特尔(Intel)的45纳米设计中,是采用硅基板以及高介电/金属闸极(high-k/metal-gate)架构,低介电材料则是介于硅与高介电结构之间,但若有零低介电常数接口,低介电材料就会被隔开,达到更多驱动电流以及更少的漏电;这是16纳米制程节点的可能技术 选项。

  二是单金属闸极堆栈(Single metal gate stack);用高介电/金属闸级架构的单金属闸极堆栈来取代传统晶体管,能让提升芯片的效能并降低功耗。

  三是利用三五族半导体(Gate stacks)的闸堆栈;包括英特尔与Sematech等都曾探讨在未来的设计使用砷化铟镓(InGaAs)/高介电接口,这也能达到高性能与低功耗的效果。

  四是量子阱(Quantum-well)MOSFET;在硅芯片上使用硅锗(silicon-germanium)也意味着性能的提升,英特尔最近展示了一款高速、低功耗的量子阱p信道场效晶体管,是采用40纳米的锑化铟(indium antimonide,InSb)材料。

  五是采用直通硅晶穿孔(through-silicon-via,TSVs)技术的3D芯片;Sematech日前透露将建立一个12吋晶圆的研发测试平台(test bed),准备量产采用TSV技术的3D组件。

本文标签:
声明:此内容来自互联网,版权归原作者及相关网站所有。(责任编辑:admin) 
评论列表(网友评论仅供网友表达个人看法,并不表明本站同意其观点或证实其描述)
每日上新
业务咨询/广告合作/链接交换请联系QQ:99887766
关于我们
友情提示

财富天下网友情提示:
投资有风险,咨询请细致,以便成功加盟。
(多打电话、多咨询、详考察,可减低风险。)

广告合作

广告刊登:QQ98888888
客服热线:139 9999 9999
媒体合作:138 8888 8888